Уважаемые пользователи! Приглашаем Вас на обновленный сайт проекта: https://industry-hunter.com/
Принята вторая версия стандарта Hybrid Memory Cube - ЭЛИНФОРМ
Информационный портал по технологиям производства электроники
Принята вторая версия стандарта Hybrid Memory Cube - ЭЛИНФОРМ
На главную страницу Обратная связь Карта сайта

Скоро!

Событий нет.
Главная » Новости » Новые компоненты и конструкторские решения » Принята вторая версия стандарта Hybrid Memory Cube

Новые компоненты и конструкторские решения

24 ноября 2014

Принята вторая версия стандарта Hybrid Memory Cube

Изображения с сайта www.3dnews.ru

Так исторически сложилось, что процессоры развивались быстрее, чем совершенствовался интерфейс памяти. В итоге отрасль упёрлась в так называемую «стену памяти» (memory wall), когда пропускная способность при работе с подсистемой памяти стала отставать от скорости запроса процессора к данным в ОЗУ. В феврале 2011 года компания Micron предложила «пробить стену памяти» с помощью переноса контроллера памяти в микросхему памяти. При этом саму память также следовало видоизменить, значительно расширив ширину шины данных. Значительно! Комитет JEDEC назвал такую память High Bandwidth Memory (HBM), а компания Micron —  Hybrid Memory Cube (HMC), хотя обе версии — это фактически одно и то же.

Принцип организации памяти Micron HMC: сквозные соединенния и стековая компоновка.

По понятным причинам память HMC (HBM) с шиной данных шириной от 1024 бит и выше так просто к процессору не подключить. Поэтому межчиповый интерфейс предложен в виде последовательной шины. Именно этим занят перенесённый в состав микросхемы памяти контроллер памяти. Он преобразует широкополосный доступ к кристаллам памяти в последовательный высокоскоростной канал передачи к процессору (что не исключает необходимость в собственном контроллере памяти в составе процессора). Зато даже в первом поколении микросхем Micron HMC каждая микросхема может передавать в процессор данные со скоростью до 160 Гбайт/с.

Память Microm HMC пропишется в составе ускорителей Intel Xeon Phi образца 2015 года.

Вторая версия стандарта Hybrid Memory Cube, чистовые спецификации которой были на днях опубликованы на сайте консорциума Hybrid Memory Cube Consortium (HMCC), обещает появление микросхем HMC с максимальной пропускной способностью до 480 Гбайт/с (в зависимости от организации интерфейса). Для этого скорость по одной линии интерфейса HMC увеличена с максимального значения 15 Гбит/с до 30 Гбит/с. В общем случае микросхемы HMC представляют собой четыре вертикально уложенные друг на друга кристалла памяти, соединённые с нижним пятым слоем — контроллером — с помощью сквозных вертикальных соединений TSVs. В настоящий момент память HMC поддерживают однокристальные сборки и FPGA-матрицы компании Altera, чипсеты для серверных платформ Fujitsu, а также процессоры Intel Xeon Phi в поколении Knights Landing. В разновидности памяти HBM технология доступа к широкополосной памяти будет поддержана компаниями AMD и NVIDIA. Но это уже другая история.

Информация с сайта www.3dnews.ru со ссылкой на Micron Technology.

Автор оригинального текста: Геннадий Детинич.





Последние новости

АРПЭ провела практическую конференцию "Экспорт российской электроники"
подробнее
Портфельная компания РОСНАНО «РСТ-Инвент» разработала RFID-метки нового поколения WinnyTag Duo
подробнее
Научно-технический семинар «Электромагнитная совместимость. Испытательные комплексы для сертификационных и предварительных испытаний военного, авиационного и гражданского оборудования»
подробнее
Официальное представительство Корпорации Microsemi примет участие в выставке «ЭкспоЭлектроника» 2018
подробнее
Новое оборудование в Технопарке Зубово
подробнее
Избраны органы управления Технологической платформы «СВЧ технологии»
подробнее
«Рязанский Радиозавод» внедряет инструменты бережливого производства
подробнее
© “Элинформ” 2007-2024.
Информационный портал для производителей электроники:
монтаж печатных плат, бессвинцовые технологии, поверхностный монтаж, производство электроники, автоматизация производства