Уважаемые пользователи! Приглашаем Вас на обновленный сайт проекта: https://industry-hunter.com/
Разработан первый экспериментальный 36-ядерный чип, имеющий архитектуру сеть-на-чипе - ЭЛИНФОРМ
Информационный портал по технологиям производства электроники
Разработан первый экспериментальный 36-ядерный чип, имеющий архитектуру сеть-на-чипе - ЭЛИНФОРМ
На главную страницу Обратная связь Карта сайта

Скоро!

Событий нет.
Главная » Новости » Новости перспективных технологий » Разработан первый экспериментальный 36-ядерный чип, имеющий архитектуру сеть-на-чипе

Новости перспективных технологий

27 июня 2014

Разработан первый экспериментальный 36-ядерный чип, имеющий архитектуру сеть-на-чипе

Изображение с сайта www.dailytechinfo.org

Считается, что чем больше ядер имеет в своем составе микропроцессор, тем больше проблем возникает в пределах его чипа при обеспечении коммуникаций между отдельными вычислительными ядрами или системой внешней памяти. Ли-Шиуэн Пех (Li-Shiuan Peh), профессор из Массачусетского технологического института, в течение нескольких лет занимался исследованиями вышеупомянутой проблемы и пришел к выводам, что многоядерные процессоры будущего должны представлять собой нечто вроде Интернета, при этом каждое вычислительное ядро должно иметь специализированный модуль-маршрутизатор, который позволит обмениваться пакетами данных фиксированной длины с другими вычислительными ядрами.

Группа профессора Пеха, реализовав вышеупомянутую идею, создала опытный образец 36-ядерного чипа, который построен по архитектуре, называемой сеть-на-чипе. Кроме реализации множества инновационных идей, в новом чипе была решена проблема поддержания в актуальном состоянии информации, хранящейся в специальной кэш-памяти каждого вычислительного ядра, которая сводила на нет все предыдущие попытки реализации архитектуры сеть-на-чипе.

Существующие процессоры, имеющие в большинстве от двух до шести вычислительных ядер, связаны воедино единой шиной. Когда одному ядру требуется связаться с другим ядром или получить доступ к внешней оперативной памяти, этому ядру предоставляется право исключительного доступа к шине. Но, такой подход перестанет быть эффективным при кардинальном увеличении числа ядер. Когда их количество начнет измеряться десятками или сотнями, ядра будут тратить больше времени на ожидание освобождения шины, нежели на произведение вычислений.

Архитектура сеть-на-чипе подразумевает, что каждое вычислительное ядро связано непосредственно только с ближайшими ядрами. «При такой организации каждое ядро может моментально получить доступ к соседнему, — рассказывает Бхавя Дая (Bhavya Daya), исследователь из Массачусетского технологического института. — Кроме этого, для передачи данных от одного ядра к другому, располагающемуся на удалении от первого, могут быть использованы различные пути, что позволит распределить нагрузку при передаче больших объемов информации вместо «толкания» в узком месте единственно возможного коммуникационного маршрута».

К преимуществу вычислительных ядер, входящих в состав нового чипа, можно отнести наличие специализированной кэш-памяти, используемой исключительно для хранения и передачи наиболее часто используемой информации. Когда у какого-нибудь ядра возникает необходимость в получении определенных данных, оно посылает широковещательный запрос и получает эти данные, независимо от того, где они находятся.

Кроме всего вышеперечисленного, в составе нового 36-ядерного чипа имеется вторая коммуникационная сеть, которая является «тенью» первой основной сети. Вторичная сеть имеет упрощенную логику работы, использует более простые электронные схемы и протоколы обмена. Служит вторичная сеть для ускорения обмена данными между удаленными вычислительными ядрами, когда сеть обнаруживает запрос на передачу данных, перемещающийся по основной сети, происходит объединение узлов вторичной сети и передаваемые назад данные проходят уже через вторичную сеть с минимально возможной задержкой.

Вполне естественно, что в 36-ядерном процессоре реализована гибкая система иерархических приоритетов, действующих в интервалах времени, требующихся для передачи запроса от одного вычислительного ядра и для передачи возвращаемых другим ядром данных. Критичные процессы с высоким приоритетом, получат возможность максимально быстро обмениваться данными, в то время как данные других процессов будут дожидаться возможности быть переданными, лежа в коммуникационной кэш-памяти.

После проведения низкоуровневого тестирования чипа экспериментального 36-ядерного процессора группа профессора Пеха будет пытаться запустить на нем специализированный вариант операционной системы на базе Linux. Эта система будет оптимизирована для максимально эффективного использования всех вычислительных ядер и ее использование позволит исследователям оценить реальную выгоду, которые могут извлечь приложения, работающие в режиме реального времени из архитектуры сеть-на-чипе. Кроме этого, группа профессора Пеха планирует сделать свой проект открытым, опубликовав описание работы чипа на специализированном языке Verilog и другую техническую информацию, которую смогут использовать в своих целях разработчики аппаратного и программного обеспечения.

Информация с сайта www.dailytechinfo.org со ссылкой на www.rdmag.com.





Последние новости

АРПЭ провела практическую конференцию "Экспорт российской электроники"
подробнее
Портфельная компания РОСНАНО «РСТ-Инвент» разработала RFID-метки нового поколения WinnyTag Duo
подробнее
Научно-технический семинар «Электромагнитная совместимость. Испытательные комплексы для сертификационных и предварительных испытаний военного, авиационного и гражданского оборудования»
подробнее
Официальное представительство Корпорации Microsemi примет участие в выставке «ЭкспоЭлектроника» 2018
подробнее
Новое оборудование в Технопарке Зубово
подробнее
Избраны органы управления Технологической платформы «СВЧ технологии»
подробнее
«Рязанский Радиозавод» внедряет инструменты бережливого производства
подробнее
© “Элинформ” 2007-2024.
Информационный портал для производителей электроники:
монтаж печатных плат, бессвинцовые технологии, поверхностный монтаж, производство электроники, автоматизация производства